IT-Zeitschriften, Fachbücher, eBooks, digitale Magazine und vieles mehr - direkt im heise shop online kaufen
Warenkorb Ihr Warenkorb ist noch leer.

  •  
     
1,49 €*

c't Plus-Abonnenten erhalten diesen Artikel kostenlos.

Automatische Parallelisierung sequentieller Programme

VLIW: Sanfter Übergang zur Parallel-Verarbeitung
c't 03/1990, S. 232

Bewerten Sie dieses Produkt als Erster

Neue RISC-Prozessoren (MC 88000, i860) haben bereits mehrere Rechenwerke auf dem Chip. Mit fortschreitender Integration sind RISC-Chips mit 16 oder 32 Rechenwerken in einem Prozessor zu erwarten. Die Nutzung dieser speziellen Form der Parallelität durch Hardware-Unterstützung und optimierende Compiler wurde unter dem Schlagwort VLIW-Architekturen (Very Long Instruction Word) lange nur an Universitäten verfolgt. Die letztjährige ASPLOS-Tagung in den USA zeigt jedoch, daß nunmehr auch die Forschungslabors führender Hersteller wie IBM, DEC und Sun in diesem Bereich engagiert sind.

Sofortige Lieferung
Autor: Arndt Bode
Redakteur: Christian Persson
Länge des Artikels: ca. 1 redaktionelle Seite
Dateigröße: 140.13 KB
Format: ZIP
Um bewerten zu können, melden Sie sich bitte an
Ähnliche Artikel

  •